[SystemVerilog] 변수 타입, 데이터 타입 | 2state, 4state

2024.05.11 - [SystemVerilog] - [Verilog/SystemVerilog] 베릴로그와 시스템베릴로그의 차이 | 오브젝트 타입과 데이터 타입 [Verilog/SystemVerilog] 베릴로그와 시스템베릴로그의 차이 | 오브젝트 타입과 데이터 타입type은 signal이 net 인지 variable인지를 나타낸다.시스템 베릴로그는 reg, integer와 같은 모든 베릴로그 변수 타입을 사용하고 추가로, byte, int 등의 타입을 더 사용한다. data type은 net나  variable의 값wolleyneerg.tistory.com 00 값11 값 x or XX - 0인지 1인지 알 수 없음 (unkown)z or ZZ - 연결되지않음 (high impedence) 시스템 베..

2024.05.11

[SystemVerilog] 시스템 베릴로그의 시간 단위

단위s1 secms10^-3 secus10^-6 secns10^-9 secps10^-12 secfs10^-15 secstep소프트웨어 tool에서 사용되는 가장 작은 시간 단위  #3.2ps // pass#4.0 ps //

2024.05.11

[Verilog/SystemVerilog] 상속 | 다형성 | 상속과 다형성의 차이 | Inheritance |Polymorphism

상속 상속은 객체 지향 프로그래밍(OOP)의 개념으로, Class를 확장하여 새로운 Class를 만들고, 그 새로운 클래스 객체의 핸들에서 원래 부모 클래스의 모든 속성과 메서드에 액세스 할 수 있다. 이를 통해 코드의 중복을 피하고 모듈 간의 관계를 명확하게 표현할 수 있다. 1. 부모 클래스 (Base Class) / 상위 모듈 - 상속을 제공하는 Class 또는 module을 말한다. - 부모 클래스에서는 공통된 속성과 동작이 정의되어 있음. 2. 자식 클래스 (Derived Class) / 하위 모듈 - 상속을 받아 부모 클래스의 속성과 동작을 확장하거나 수정하여 사용하는 Class 또는 module. - 자식 클래스는 부모 클래스의 모든 속성과 동작을 상속받음. 상속은 부모 클래스로부터 속성과 ..

2024.05.06