[SystemVerilog] 시스템 베릴로그의 할당 연산자, 산술 시프트 (<<<=, >>>=)
2024. 5. 13. 22:00ㆍ(System)Verilog 시스템 베릴로그
반응형
SystemVerilog는 Verilog의 연산자에 몇 가지 할당 타입을 추가했다.
*우항 : RHS (Right-Hand Side)
*좌항 : LHS (Left-Hand Side)
| += | RHS를 LHS에 더하고 할당한다. |
| -= | RHS를 LHS에 빼고 할당한다. |
| *= | RHS를 LHS에 곱하고 할당한다. |
| /= | RHS를 LHS에 나누고 할당한다. |
| %= | RHS를 LHS에 더하고 나머지를 할당한다. |
| &= | RHS와 LHS를 비트연산 AND 하고 할당한다. |
| |= | RHS와 LHS를 비트연산 OR 하고 할당한다. |
| ^= | RHS와 LHS를 비트연산 XOR 하고 할당한다. |
| <<= | RHS 만큼 LHS를 왼쪽 비트 시프트하고 할당한다. |
| >>= | RHS 만큼 LHS를 오른쪽 비트 시프트하고 할당한다. |
| <<<= | RHS 만큼 LHS를 왼쪽 산술 시프트하고 할당한다. |
| >>>= | RHS 만큼 LHS를 오른쪽 산술 시프트하고 할당한다. |
참고글 - 산술시프트와 비트 시프트의 차이
2024.05.13 - [기초지식] - 산술 시프트란 | 비트 시프트와 산술 시프트의 차이 | 시프트 예시
산술 시프트란 | 비트 시프트와 산술 시프트의 차이 | 시프트 예시
비트 시프트 (Bit Shift)각 비트를 지정된 수만큼 이동시키는 연산.왼쪽 시프트와 오른쪽 시프트가 있으며, 각각 비트를 왼쪽 또는 오른쪽으로 이동시킵니다.비트 시프트는 빈 자리에 0을 채우고,
wolleyneerg.tistory.com
반응형
'(System)Verilog 시스템 베릴로그' 카테고리의 다른 글
| [SystemVerilog] 시스템베릴로그의 Queue : 동적 데이터 구조 이해하기 | push_back, push_front, pop_back, pop_front | queue와 FIFO (0) | 2024.05.30 |
|---|---|
| [Verilog/SystemVerilog] 베릴로그 기초 | 베릴로그의 기본 문법과 예제 (0) | 2024.05.28 |
| [SystemVerilog] 변수 타입, 데이터 타입 | 2state, 4state (0) | 2024.05.11 |
| [SystemVerilog] 시스템 베릴로그의 시간 단위 (0) | 2024.05.11 |
| [Verilog/SystemVerilog] 상속 | 다형성 | 상속과 다형성의 차이 | Inheritance |Polymorphism (0) | 2024.05.06 |